数字电子钟逻辑电路设计

数字电子钟逻辑电路

计算机与信息工程学院 2010 级 计科非师范 班 赵晓宇 20101104767

指导教师 戚桂美 讲师

摘要 数字电子钟是一种用数字显示秒、分、时的计时装置,本次数字时钟电路设计采用十六进制的74ls161计数器和十进制的74ls160计数器,分别实现时、分、秒的24进制和60进制的循环电路。

关键词 数字电子钟;计数器;74ls161;74ls160

1设计任务及其工作原理

用集成电路设计一台能自动显示时、分、秒的数字电子钟,可以进行整点报时,只要将开关置于手动位置,可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入的校正。 1.1工作原理

本数字电子钟的设计是用十六进制计数器74LS161和十进制计数器74SL160,根据时、分、秒各个部分的的功能的不同,分别设计成二十四进制计数器和六十进制计数器。秒的个位,设计成十进制计数器,十位设计成六进制进制计数器(计数从00到59时清零并向前进位)。分部分的设计与秒部分的设计完全相同;时的个位,设计成二进制计数器,十位设计为四进制计数器,当时钟计数到23时59分59秒时,使计数器的小时部分清零,进而实现整体循环计时的功能。 1.2 4位同步计数器74LS161引脚结构图,如图1:

数字电子钟逻辑电路设计

1.3 74LS161功能如表1所示:

表1 74LS161功能表

你可能喜欢

  • 数字逻辑应用
  • 数字逻辑系统
  • 数字逻辑电路
  • 数字逻辑电路答案
  • 数字逻辑数字系统设计
  • 数字逻辑设计试卷
  • 数字电子钟逻辑电路设计

数字电子钟逻辑电路设计相关文档

最新文档

返回顶部