频率计设计EDA实验五

频率计设计

开始,需待设定的显示时间结束。为与时钟信号同步,在此时间结束后还有一段准备时间。

2、显示电路为三位动态扫描电路,可以参阅以前的电路。计数器为999十进制加法计数器,可由3个十进制计数器连成锁存器为一保持电路。分频器由控制器控制,选择输出时钟信号用于控制闸门。分频器可分为0.1秒,0.01秒0.001秒。控制器由时序机组成。

频率计设计EDA实验五

图5.1 频率记测频原理图

频率计设计EDA实验五

频率计设计EDA实验五

频率计设计EDA实验五

频率计设计EDA实验五

频率计设计EDA实验五

被测信号

频率计设计EDA实验五

时钟信号

存储信号

显示信号

延时信号

清零信号

图5.2 频率计工作波形图

五、实验步骤

(1)进入windows操作系统,打开MAX+PLUSⅡ10.0。

1、启动File/Project Name菜单,输入设计项目的名字。点Assign/Device菜单,选择器件(本设计全选用EPM7128) 。见图5.3。

2、启动菜单File/New,选择Text Editor file,打开编程编辑器,进行原理图设计输入。

频率计设计EDA实验五相关文档

最新文档

返回顶部